SAR ADC基本结构及测试

SAR ADC系统结构

SAR(Sucessive approximate)逐次逼近寄存器开型模数转换器具有性能高、功耗低、尺寸小等优点,是中等至高分辨率ADC设计中常采用的一种架构。
SAR ADC本质上是一种二进制搜索算法的实现,通过对输入信号不停的进行二分搜索实现到数字信号的转换,它的转换速率一般低于5MSPS,分辨率在8位到16位之间。SAR ADC的基本结构如下图所示:
SAR_Arch.png

基本工作流程

SAR ADC主要包含4个部分:

  • 采样保持电路(Sample and Hold)
  • 比较器(Comp)
  • 寄存器及控制电路(SARLOGIC)
  • DA转换电路(DAC)

转换的基本流程:

  1. DAC清零,外部输入信号加到采样保持电路进行保持;
  2. 控制电路控制DAC,将DAC最高位置1,即DAC输出Vref/2电压;
  3. DAC输出与采样之后的输入信号比较,如果结果为高,DAC最高位保持,否则最高位清零;
  4. 控制电路设置DAC次高位输出1,然后将DAC结果与SH电路的信号比较;
  5. 重复这个过程直到DAC所有位都得到一个判定过的值;
  6. 将判定结果输出。

ADC性能测试

参考上一篇文章中讲到的,ADC的性能参数分为静态参数和动态参数两种类型,在前面的讲解中我们可以看到静态参数主要关心ADC实际采样曲线和ADC理想采样曲线的对比,而动态参数主要是ADC对信号采样之后的结果与实际信号之间的对比,两者之前的差异也导致了其测试方式的不同。

静态参数测试

想要知道ADC的静态参数,我们实际上是需要一个ADC对一个从0V到Vref的一个上升斜坡信号的转换结果就可以了。所以测试也就比较简单了,直接用一个精度比较高的信号发生器输出一个斜坡信号到ADC,用ADC对这个信号进行采样就可以了,为了同步还需要采用触发的方式控制信号发生器的输出。另外斜坡信号的频率也要和ADC的转换速率相匹配,这样可以做到ADC可以对这个斜坡信号的完整采样。

采样完成之后就可以通过程序分析ADC的各种静态参数了。

动态参数测试

前面讲到的ADC的动态参数主要是ADC采样结果与真实理想信号之前的对比,另外动态参数还包括很多频率相关和谐波相关的测试,所以对于动态参数的测试,一般用一个单频的正弦信号作为ADC的输入,因为正弦信号频率单一,非常适合做谐波相关的测试,另外正弦信号本身也是一个明确的信号,采样结果也可以方便的拟合。

在动态参数测试的时候我们直接用信号发生器输出一个频率固定的正弦信号,采样16384个采样点,另外正弦信号的幅值要和ADC的采样范围一致,也就是要保证ADC的采样结果包含(或尽量包含)最小和最大值,这个对采样位数(ENOB)以及SFDR等参数的准确性有非常大的影响。

注意:

  1. ADC的动态参数测试和频率是密不可分的,也就是说ADC动态参数的测试结果一定是在特定频率下的一个结果,在实际测试中可能需要在多个频率下进行测试。
  2. ADC的测试和信号发生器的性能也密不可分,如果信号发生器的有效位数不够,对ADC的测试结果也会有很大影响,比如一个12bit精度的信号发生器是不可能测16bit的ADC的,因为信号发生器本身的噪声、谐波等等都会降低测试结果。

发表新评论